Requested Patent: JP60160459A

Title: DIRECT MEMORY ACCESS CONTROL SYSTEM;

Abstracted Patent: JP60160459;

Publication Date: 1985-08-22;

Inventor(s): MIYOSHI KENTAROU;

Applicant(s): FUJITSU KK;

Application Number: JP19840008315 19840120;

Priority Number(s):

IPC Classification: G06F13/28;

Equivalents: JP1031225B, JP1544969C;

ABSTRACT:

PURPOSE:To attain the transfer of data in (n) times per direct memory access cycle by setting the data bus width between a memory and a memory control part at the value (n) times as much as the internal data bus width.

CONSTITUTION: The data bus width between a memory 3 and a control part 4 is set at (n) compared with the internal data bus width 1. A microprocessor 1, the part 4 and adaptors 5-1 and 5-2 are connected to an internal bus. The input/output devices including a floppy disk device, a mini-disk device, etc. are connected under adaptors 5-1 and 5-2. A bus control part 2 sends a DMA request to the processor 1 when it receives a DMA transfer request signal from an adaptor 5-i. Then the part 2 sends the DMA permission signal to the adaptor 5-i of the DMA requester having the highest priority when the permission signal is sent back from the processor 1.

⑫ 公 開 特 許 公 報 (A) 昭60-160459

Mint Cl.

證別記号 庁内整理番号 磁公開 昭和60年(1985)8月22日

G 06 F 13/28

7165-5B

寮杏請求 有 発明の数 1 (全4頁)

直接メモリ・アクセス制御方式 **9発明の名称**

②特 願 昭59-8315

願 昭59(1984)1月20日 ❷出

川崎市中原区上小田中1015番地 富士通株式会社内 砂発 明 者 三 好 健 太 郎

富士通株式会社 川崎市中原区上小田中1015番地 创出 顧 人

00代 理 人 弁理士 京谷 四郎

1 発明の名称

直接メモリ・アクセス制御方式

2 特許請求の範囲

内部パスと、メモリと、上配内部パスに接続さ れたマイクロプロセッサと、上配内部バスに接続 されたアダプタと、上記メモリと内部パスとの間 に設けられたメモリ制御部とを具備し、且つ上記 メモリとメモリ制御部との間のデータ・パス幅が 上記内部パスのデータ・パス幅のヵ倍(たゞしヵは 2以上の整数)であるシステムであって、1回の直 接メモリ・アクセス・サイクルでヵ回のデータの受 け彼しを上記メモリ制御部とアダプタとの間で行う ことを特徴とする直接メモリ・アクセス制御方式。

3. 発明の詳細な説明

〔発明の技術分野〕

本発明は、例えばメモリとメモリ制御部との間

のデータ・バス幅が2パイト、内部バスのデータ ・パス値が1パイトであるようなシステムにおい て、1回のDMA(直接メモリ・アクセス)サイ クル中にメモリ制御部とアダプタとの間で1パイ トのデータ伝送を2回行うようにしたものである。 〔従来技術と問題点〕

メモリとメモリ制御部との間のデータ・バス幅 が2パイトであり、内部パスのデータ・パス幅が 1パイトであるシステムにおいては、従来は1回 のDMAサイクル中にメモリ制御部とアダプタと の間で1パイトのデータ転送が行われていた。デ ータをメモリに扱込む場合、メモリ制御部は、ア ダブタから送られて来た1パイト・データと、メ モリから抗出した1パイト・データとをマージし て2パイトのテータを作成していた。このような 従来方式は、メモリとアダプタ間のデータ転送を 効率よく行い得ないばかりでなく、メモリ制御部 の負担が増加するという欠点があった。

[発明の目的]

本発明は、上記の考察に基づくものであって、

メモリとメモリ制御部との間のデータ・バス幅が、 アダプタとメモリ制御部との間のデータ・バス幅 よりn倍(nは2以上の整数)であるシステムに おいて、メモリとアダプタの間のデータ転送を効 率よく行い得ると共にメモリ制御部の負担を減少 できるようになった直接メモリ・アクセス制御方 式を提供することを目的としている。

〔発明の構成〕

イスク装置等の入出力装置が接続されている。パス制御部2は、アダブタ5ーiからDMA転送要求信号が送られて来ると、DMA要求をマイクロブロセッサ1に送り、マイクロブロセッサ1から許可信号が返って来ると最も優先順位の高いDMA費求発行元のアダブタ5ーiに対してDMA許可信号を送る。また、パス制御部2は、アダブタ5ーiから送られて来たデータ転送方向信号をメモリ制御部4に送る。

第3図はメモリ制御部およびアダプタの構成を示すものである。なお、第3図では、メモリ3とメモリ制御部4の間のデータ・バス領が2バイト、内部バスのデータ・バス領が1バイトであると仮定している。メモリ制御部4は、ライト・バッファ・レジスタ6、リード・パッファ・レンスタ7、マルチブレクサ8、ドライバ13及びレシーバ18などを有している。アダプタ5ー1は、マルチブレクサ9と10、ライト・データ・レジスタ11、リード・データ・レジスタ12、ドライバ14と15及びレシーバ16と17などを有している。

(発明の実施例)

以下、本発明を図面を参照しつつ説明する。 **第1図は本発明が適用されるシステムの1例を** 示す図、第2図は本発明の動作を説明するタイム チャート、第3図は第1図のメモリ制御部および アダプタの要部の1 奥施例のプロック図である。 第1図および第3図において、1はマイクロブ ロセッサ、2はパス制御部、3はメモリ、4はメ モリ制御部、5-1と5-2はアダプタ、6はラ イト・パッファ・レジスタ、 7 はリード・パッフ ァ・レジスタ、8ないし10はマルチプレクサ、 11はライト・アータ・レジスタ、12はリード ・データ・レジスタ、13ないし15はドライバ、 16ないし18はレシーパをそれぞれ示している。 第1回において、内部パスのデータ・パス幅を 1とすると、メモリ3とメモリ制御部4の間のデ ータ・バス幅は n である。マイクロプロセッサ 1、 メモリ制御部4およびアダプタ5-1、5-2は

内部パス化接続されている。アダプタ5-1、5 -2の下にはフロッピイ・ディスク装置やミニデ

次に第2図を参照して本発明の動作を説明する。 なお、説明を簡単にするため内部バスのデータ・ バス偏は1パイト、メモリ3とメモリ制御部4の 間のパス幅は2パイトと仮定する。アダプタ5一 : は入出力装置からのデータをリード・データ・ レジスタ12にセットしていく。 リード・データ ・レジスタ12が Full になると、アダプタ5ーi に D M A 伝送要求信号をパス制御部 2 に送出し、 DMA許可信号を待つ。バス制御部2は、DMA 転送要求信号を受取ると、 D M A 要求をマイクロ プロセッサ1に送り、許可信号が返ってくると、 **役も優先順位の高い要求発行元アダプタに対して** DMA許可信号を返す。アダプタ5一には、DM A許可信号が返って来ると、タイト信号をパス制 御邸 2 を介してメモリ制御部 4 に送り、アドレス を内部パスのアドレス・パスに送出し、リード・ データ・レジスタ12の先頃パイト(パイト#1) のデータを内部パスのデータ・パスに送出する。 メモリ制御部4は、送られて来たアドレスをアド レス・レジスタにセットし、送られて来たパイト

#1のデータをライト・データ・レジスタ6のバイト#1 (先頭バイト)にセットする。アダブク5ーには、次のタイミングでリード・データ・グスタ12のバイト#2のデータを研がバイトのデータをライト・バッファ・印御部4はバイトルのデータをライト・バッファ・印御部4は、ライト・パッファ・レジスタ6に2パイトのデータをフィンスタ6に2パイトのデータをファンスタ6に2パイトのデータをファンスタ6に2パイトのデータをファンスタ6に2パイトのデータをであると、このデータを大りないたメモリ3の動作は、全て1DMAサイクル中に行われる。

次にメモリ・リードについて説明する。入出力 軽慢からのデータ伝送要求信号があると、アダン タ5ーにはDMA転送要求信号をバス制御部2に 送る。バス制御部2からDMA許可信号が返って 来ると、リード信号をバス制御部2を介してよ リ制御部4に送り、これと同時にアドレスを内部 バスのアドレス・バスに送出する。メモリ制御部 4は、送られて来たアドレスをアドレスを タにセットし、アドレス・レジスタで指定される メモリ3の番地の2パイト・データを読出し、これをリード・パッファ・レジスタ1にセットし、この2パイト・データを所定のタイミングで1パイトずつ内部パスのデータ・パスに送出する。アダブタ5ー。は、内部パスのデータ・パス上のアータを所定のタイミングでライト・データ・レジスタ11にセットし、そのデータを入出力装置に送る。これらの動作は、全て1DMAサイクル中に行われる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、メモリとアダプタ間のデータ転送を効率よく行い得るばかりでなく、従来方式のようにマージ処理を行う必要がないのでメモリ制御部の負担を小さくすることが出来る。


4. 図面の簡単な説明

第1図は本発明が適用されるシステムの1例を示す図、第2図は本発明の動作を説明する図、第3図は第1図のメモリ制御部およびアダブタの要

部の1実施例のプロック図である。

1 …マイクロプロセッサ、2 …バス制御部、3 …メモリ、4 …メモリ制御部、5 — 1 と5 — 2 … アダプタ、6 … ライト・バッファ・レジスタ、7 …リード・バッファ・レジスタ、8 ないし10 … マルチプレクサ、11 … ライト・データ・レジスタ、12 … リード・データ・レジスタ、13 ないし15 …ドライバ、16 ないし18 … レシーバ。

特 許 出 顯 人 富士通株式会社代理人弁理士 京 谷 四 郎



才3团

